从零开始的版图设计

一、建库

1、打开软件

打开终端，输入命令source  RFIC.cshrc，进入工作空间，输入命令icfb&，打开软件。

2、打开库管理器 

3、新建库：file--library

输入库名字 LIB

不建立工程文件，然后点击ok

4、再建立一个LIB_layout，选择第二个，建立工程文件。点击ok。

5、选择对应的库。点击ok。库建立完成

 

二、画原理图（以与非门为例）

1、新建文件

2、设置文件名

3、开始画原理图。按“i”开始放置器件。

4、“browse”浏览，然后选择“analoglib”模拟器件库，在cell的搜索栏里搜索“pmos4”，选中“symbol”通用型，然后点“close”关闭页面

5、设置元件参数，图左为pmos4的参数，图右为nmos4的参数。并放置相应的输入输出引脚、电源等。

6、按照原理图连线。放置一个直流电源、两个输入信号源用于仿真。

7、检查并保存。点击如图所示按钮，检查原理图，如无误则保存。若报错则错误的地方会闪烁。修改完毕后，保存准备进行仿真。

三、仿真

1、打开如下菜单

2、点击model libraries，打开后界面如下右。

3、删除除第一个文件以外的所有文件，并注意参数：tt。点击ok。

4、点击如下菜单。设置时间为100ns，精度设置为中等精度。

5、点击按钮，运行仿真，并弹出报告。如无报错，可继续操作。

6、查看波形。选择如下菜单。

弹出如下窗口。然后返回原理图界面，点击想要查看波形的点，查看波形即可。如图则为A、B输入与Y输出的波形。

四、画版图

1、新建版图文件。选中文件将要放置的库，如图新建文件

参数如图设置，注意原理图路径选择，然后点击ok，然后弹出如下窗口，进入版图编辑界面。

2、按“i”放置器件

选中如下选项。cell菜单可以进行搜索想要的器件。

然后设置参数，参数参考原理图设计时设计的参数。

按照原理图放置元件，其中选中元件，按“q”可以编辑元件属性。

3、连线画图，按照原理图画线即可。按“p”即可画线，画好线后在属性里，将线的图层修改为“M1”金属层。注：线需要拐直角时，画两根成直角的线在直角处交叠即可，但端头不得超出。

4、添加标志，“l”添加标志，vdd与gnd设置为“vdd!”与“gnd!”，再设置输入与输出端口。图层修改为“M1”金属层。并确保标志的十字处于金属层内。

5、因衬底默认为p型重参杂，所以pmos管与相应的vdd应置与N阱中。故添加一个NW图层的方框。

6、因栅极不得暴露，所以应覆盖栅极。

7、至此画图完毕

8、开始运行DRC检查。检查之前先建立检查报告的文件夹方便保存查找。

①点击Run DRC

②弹出窗口，设置配置文件，默认即可，点击ok。

③选择之前创建的放置检查报告的文件夹。然后点击运行DRC检查。

④弹出检查报告与检查结果报告，然后点击漏斗标志，选择如图的菜单，然后点击Apply，即可查看错误。

如图，百分数代表可以继续压缩的布局空间。DRC检查完成。

9、运行LVS检查，同样建立保存报告的文件夹。

①打开LVS检查菜单，设置配置文件，默认即可，点击ok。

②选择保存报告的路径

③勾选输出网表文件。然后点击Run LVS，开始运行LVS检查。

④选择对应原理图文件，然后点击ok。

⑤运行检查，弹出检查报告。发现报告了如下错误：Discrepancy #1，该错误是网表文件错误。修改网表文件与我们画的图中的参数相匹配即可。

，

⑥修改网表文件，在之前建立的保存报告的文件夹路径下，找到 “ ‘版图文件名’.src.net ” 的文件，并打开。

⑦修改网表文件，参数修改为如下，与原理图一致。

⑧然后取消网表文件输出

⑨重新运行LVS检查，出现笑脸，检查无误。最后保存退出。