计组懂了，时钟周期、机器周期、指令周期、总线周期、存储周期。

时钟周期：计算机中最小的时间单位，等于cpu主频的倒数。一个时钟周期内，cpu仅完成一个最基本的动作。 机器周期（cpu周期）：计算机中为了方便管理，常把一条指令 的执行过程划分为若干个阶段（如取指、间址、执行、中断等） 每一阶段完成一个基本操作。注意：每一个基本操作都是由若干CPU最基本的动作组成。这个基本操作所需要的时间称为机器周期，则机器周期由若干个时钟周期组成。 指令周期：从取指开始到执行完成该指令所需要的全部时间。指令周期包含若干机器周期。

于是，指令周期>机器周期>时钟周期。

总线周期：存储器和I/O端口是挂接在总线上的，CPU对存储器和I/O接口的访问通过总线实现。把CPU通过总线对微处理器外部（存储器或I/O接口）进行一次访问所需时间称为一个总线周期。 总线周期一般包含4个总线时钟周期： （1）T1状态 ——输出存储器地址或I/O地址。 （2）T2状态 ——输出控制信号。 （3）T3和Tw状态 ——总线操作持续，并检测READY以决定是否 延长时序。 （4）T4状态 ——完成数据传送。 存储周期：存储周期包含存取时间和恢复时间。指两次独立访问存储器操作之间的最小间隔。 存取时间指从启动一次存储器操作到完成该操作所经历的时间。 恢复时间指读写操作之后，用来恢复内部状态的时间。

cpu访存的过程：cpu通过总线把数据地址送给存储器，存储器得到地址后启动存储器即准备数据，cpu输出控制信号或其他操作，等到数据准备完毕【此过程完成数据准备即一个存储周期】，再由总线送回cpu。一个存储周期是对存储器的两个存取操作的时间间隔，在这个时间间隔里面可以包含多个总线传输周期，因为一次存取操作不一定读取一个数据总线宽度的数据，所以一个存取周期可以包含多个总线传输周期，

于是，通常存储周期>总线周期,cpu不能连续存取数据，必须等待。

为提高传输效率，由此也引出了两个概念： 总线突发传输方式：即总线可以在一个总线周期内传输一个地址和一批地址连续的数据，代替常规传输的一个地址一个数据。 多体并行存储器：存储器采用多个存储模块组成，以流水线方式准备数据，从而提高存储带宽，缩短准备数据时间。